PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 08.12.1995

(51)Int.Cl.

H01L 21/338 H01L 29/812 H01L 29/41 H01L 29/417

(21)Application number: 06-106800

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

20.05.1994


(72)Inventor: HAYASHI KAZUO


(54) FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To suppress the decrease in channel layer thickness by the surface depletion layer of an n-type GaAs active layer in a MES field effect transitor, and also to increase high frequency wave power of maximum drain current.

CONSTITUTION: A Schottky surface electrode 211, whereon the bias of equipotential with a drain electrode is applied, is provided on the region located between a gate electrode 6 and a drain electrode 5 of an n-type GaAs active layer 3.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-321126

(43)公開日 平成7年(1995)12月8日

(51) Int.Cl.6

識別配号

庁内整理番号

FΙ

技術表示箇所

H01L 21/338

29/812 29/41

9171-4M

H01L 29/80

В

29/44

С

審査請求 未請求 請求項の数15 OL (全 21 頁) 最終頁に続く

(21)出願番号

(22)出顧日

特願平6-106800

平成6年(1994)5月20日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 林 一夫

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内


(74)代理人 弁理士 早瀬 憲一

(54) 【発明の名称】 電界効果トランジスタ及びその製造方法

(57)【要約】

【目的】 MES型電界効果トランジスタ101におい て、n型GaAs活性層3の表面空乏層Aによるチャネ ル層厚の低下を抑制し、最大ドレイン電流の増大により 髙周波パワーを増大することを目的とする。

【構成】 n型GaAs活性層3の、ゲート電極6及び ドレイン電極5間の領域に、ドレイン電極と同電位のバ イアスが印加されるショットキー表面電極211を備え た。



2: ノンドーブバッファ暦 3: n型活性層

101:MESFET 211:ショットキー表面電程

(b) A:空乏層

【特許請求の範囲】

【請求項1】 基板上に形成された半導体活性層と、 該半導体活性層の一主面上に形成されたショットキーゲ ート電極と、

1

上記半導体活性層の一主面の、ゲート電極両側の領域上 に形成されたソース電極及びドレイン電極と、

上記半導体活性層の一主面の、上記ドレイン電極とゲー ト電極との間の領域に、該ゲート電極と接触しないよう 形成され、上記半導体活性層との接触面にエネルギー障 壁を形成する表面導体層とを備え、

上記表面導体層は、上記ドレイン電極と同じ電位が印加 されるものであることを特徴とする電界効果トランジス

【請求項2】 請求項1記載の電界効果トランジスタに おいて、

上記表面導体層は、その一部をドレイン電極に接触させ たものであることを特徴とする電界効果トランジスタ。 【請求項3】 請求項2記載の電界効果トランジスタに おいて、

上記半導体活性層は、その一主面の、ソース電極とドレ 20 イン電極との間にリセス部を有し、

上記ゲート電極は、該リセス内に配置されているととを 特徴とする電界効果トランジスタ。

【請求項4】 請求項3記載の電界効果トランジスタに おいて、

上記表面導体層は、その一部が上記リセスの側面を経て その底面まで延びているものであることを特徴とする電 界効果トランジスタ。

【請求項5】 請求項2記載の電界効果トランジスタに おいて、

上記表面導体層は、上記半導体活性層との界面にショッ トキー接合が形成されるよう金属材料から構成したもの であることを特徴とする電界効果トランジスタ。

【請求項6】 請求項2記載の電界効果トランジスタに

上記表面導体層は、半導体層から構成されていることを 特徴とする電界効果トランジスタ。

【請求項7】 請求項6記載の電界効果トランジスタに おいて、

合が形成されるよう、上記半導体活性層とは逆の導電型 の半導体層から構成したものであることを特徴とする電 界効果トランジスタ。

【請求項8】 請求項6記載の電界効果トランジスタに おいて、

上記表面導体層は、上記半導体活性層との界面にヘテロ 接合が形成されるよう、上記半導体活性層とはエネルギ ーバンドギャップが異なる半導体層から構成したもので あることを特徴とする電界効果トランジスタ。

おいて、

上記ドレイン電極と半導体活性層との間には、該半導体 活性層と同一導電型の高濃度半導体コンタクト層が設け られており、

上記表面導体層を構成する半導体層の一部は、ドレイン 電極と半導体活性層との間に位置していることを特徴と する電界効果トランジスタ。

【請求項10】 基板上に形成された半導体活性層と、 **該半導体活性層の一主面上に形成されたショットキーゲ** 10 ート電極と.

上記半導体活性層の一主面の、ゲート電極両側の領域上 に形成されたソース電極及びドレイン電極と、

上記半導体活性層の一主面の、上記ドレイン電極とゲー ト電極との間の領域に、該ゲート電極と接触しないよう 形成され、上記半導体活性層との接触面にエネルギー障 壁を形成するドレイン側表面導体層と、

上記半導体活性層の一主面の、上記ソース電極とゲート 電極との間の領域に、該ゲート電極と接触しないよう形 成され、上記半導体活性層との接触面にエネルギー障壁 を形成するソース側表面導体層とを備え、

上記ドレイン側表面導体層は、ドレイン電極と同一電位 が印加されるものであるととを特徴とする電界効果トラ ンジスタ、

【請求項11】 基板上に形成された半導体活性層と、 該半導体活性層の一主面上に形成されたショットキーゲ ート雷極と

上記半導体活性層の一主面の、ゲート電極両側にこれに 接触しないよう配置された、該半導体活性層よりバンド ギャップエネルギーが大きい、該半導体活性層と同一導 30 電型の表面半導体層と、

上記各表面半導体層上に配置された、上記活性層と同一 導電型の半導体コンタクト層と、

上記各半導体コンタクト層上に配置されたソース電極及 びドレイン電極とを備えたことを特徴とする電界効果ト ランジスタ。

【請求項12】 基板上に第1導電型の半導体活性層を 形成する工程と、

該半導体活性層上にソース電極及びドレイン電極を形成 する工程と、

上記表面導体層は、上記半導体活性層との界面にPN接 40 上記半導体活性層,ソース電極及びドレイン電極上の全 面にショットキー金属膜を形成する工程と、

> 上記ショットキー金属膜をパターニングして、ソース電 極及びドレイン電極間の略中央部分からドレイン電極に またがるショットキー表面電極を形成する工程と、

> 全面に耐エッチング膜を形成し、該耐エッチング膜をパ ターニングして、上記ソース電極及びドレイン電極間の 略中央部分に、ショットキー表面電極の一端部を含むよ う耐エッチング膜開口を形成する工程と、

上記パターニングした耐エッチング膜をマスクとして、

【請求項9】 請求項6記載の電界効果トランジスタに 50 上記ショットキー表面電極を、上記耐エッチング膜開口

内に露出する部分から該開口周縁部下側に位置する部分 までエッチングする工程と、

全面にゲート金属を蒸着し、上記耐エッチング膜の除去 によりその上の蒸着ゲート金属をリフトオフして、上記 ショットキー表面電極と非接触であるショットキゲート 電極を形成する工程とを含むことを特徴とする電界効果 トランジスタの製造方法。

【請求項13】 基板上に第1導電型の半導体活性層を 形成する工程と、

該半導体活性層上にソース電極及びドレイン電極を形成 10 する工程と、

上記半導体活性層、ソース電極及びドレイン電極上の全 面にショットキー金属膜を形成する工程と、

上記ショットキー金属膜をパターニングして、ソース電 極及びドレイン電極間の略中央部分からドレイン電極に またがるショットキー表面電極を形成する工程と、

全面に耐エッチング膜を形成し、該耐エッチング膜をバ ターニングして、上記ソース電極及びドレイン電極間の 略中央部分に、ショットキー表面電極の一端部を含むよ う耐エッチング膜開口を形成する工程と、

上記パターニングした耐エッチング膜をマスクとして、 上記ショットキー表面電極をエッチングする工程と、

上記耐エッチング膜及びショットキー表面電極をマスク として半導体活性層をエッチングして、半導体活性層の 表面にリセスを形成する工程と、

上記パターニングした耐エッチング膜をマスクとして、 上記ショットキー表面電極を、上記耐エッチング膜開口 内に露出する部分から該開口周縁部下側に位置する部分 までエッチングする工程と、

全面にゲート金属を蒸着し、上記耐エッチング膜の除去 30 によりその上の蒸着ゲート金属をリフトオフして、上記 ショットキー表面電極と非接触のショットキーゲート電 極を上記リセス内に形成する工程とを含むことを特徴と する電界効果トランジスタの製造方法。

【請求項14】 基板上に第1導電型の半導体活性層を 形成する工程と、

該半導体活性層上に、第2導電型の半導体層、あるいは バンドギャップエネルギーが該活性層より大きい第1導 電型の半導体層を形成する工程と、

入して第1導電型の高濃度コンタクト層を形成する工程

上記半導体層をバターニングして、上記髙濃度コンタク ト層に隣接する表面半導体層を形成する工程と、

上記半導体活性層上にソース電極を形成するとともに、 上記高濃度コンタクト層上にドレイン電極を、その一部

が上記表面半導体層と重なるよう形成する工程と、

ゲート金属材料の蒸着リフトオフにより、上記表面半導 体層の、高濃度コンタクト層と反対側の端部に近接する 位置に、該表面半導体層と非接触のショットキーゲート 50 uGe等からなるソース,及びドレイン電極4,5が形

電極を形成する工程とを含むことを特徴とする電界効果 トランジスタの製造方法。

【請求項15】 基板上に第1導電型の半導体活性層を 形成する工程と、

該半導体活性層上にこれよりバンドギャップエネルギー の大きい第1導電型の第1半導体層を形成する工程と、 上記第1導電型の第1半導体層上に、これよりパンドギ ャップエネルギーが小さくかつ濃度が高い第1導電型の 第1半導体層を形成する工程と、

上記第1半導体層上にソース電極及びドレイン電極を形 成する工程と、

全面に形成した耐エッチング膜をパターニングして、ソ ース電極及びドレイン電極間のゲート電極が配置される べき部分に耐エッチング膜開口を形成する工程と、

上記パターニングした耐エッチング膜をマスクとして、 上記第1半導体層に対するエッチングレートが第2半導 体層に対するエッチングレートより遅いエッチング処理 を施して、上記第2半導体層に上記耐エッチング膜開口 より広い第2半導体層開口部を形成する工程と、

20 上記パターニングした耐エッチング膜をマスクとして、 上記第2半導体層に対するエッチングレートが第1半導 体層に対するエッチングレートより遅いドライエッチン グ処理を施して、上記第1半導体層に、上記耐エッチン グ膜開口より広くかつ第2半導体層開口部より小さい第 1半導体層開口を形成する工程と、

全面にゲート金属を蒸着し、上記耐エッチング膜の除去 によりその上の蒸着ゲート金属をリフトオフして、上記 第1及び第2半導体層と非接触のショットキーゲート電 極を上記第1半導体層開口内に形成する工程とを含むと とを特徴とする電界効果トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は電界効果トランジスタ 及びその製造方法に関し、特に表面空乏層によりチャネ ル層が薄くなるのを抑制することができる素子構造を有 する電界効果トランジスタ及びその製造方法に関するも のである。

[0002]

【従来の技術】図20は、従来のプレーナ構造の電界効 上記半導体層の一部に選択的に第1導電型の不純物を注 40 果トランジスタ(以下、FETと略記する。)を説明す るための図であり、図20(a) は該FETの断面構造を 示す図、図20(b) は、そのチャネル領域を拡大して示 す図である。

> 【0003】図において、201は従来のMESFET で、半絶縁性GaAs基板1、該基板1上に形成された ノンドープGaAsバッファ層2、及びn型GaAs活 性層3を有している。該n型GaAs活性層3上には、 WSi等からなるショットキーゲート電極6が配置さ れ、さらに上記活性層3上のゲート電極6の両側にはA

成されている。

【0004】次に動作について説明する。一般にFET を動作する場合、ソースを接地(0V)し、ドレインに 所望の電圧Vd(>0)を印加し、ゲート電極6にも任 意のDCバイアスVg (<0)を印加し、この状態でゲ ートに高周波(RF)信号を入力する。すると、RF信 号に追随してゲートバイアスが変調を受けて、ゲート直 下のショットキー接合による空乏層厚が変調を受ける。 その結果動作層(チャネル層)の厚さが変調され、それ によりドレイン電流が変調を受ける。この時ゲート電極 10 法を得ることを目的とする。 6にその電位が正(Vg>0)になるようなRF信号が 入力されると、ショットキー空乏層が薄くなり、ドレイ ン電流 [dが増大する。この時のドレイン電流 [dが大 きければ、FET201から取り出し得るRF出力も大 きくなる。つまりドレイン電流 I dの増大がFETの高 出力化のポイントとなる。

[0005]

【発明が解決しようとする課題】ところで、このような FETから取り出し得るドレイン電流 Idの最大値(= Idmax) は図20(b) で示すように、活性層3の厚さa と、ゲート電極6の電位がVg(>0)である時のゲー ト電極6直下の最小空乏層A1の厚さt1により、言い 換えると空乏層下側のチャネル層の最大厚さ(a-t1)により決定される。

【0006】しかし、GaAsでは表面準位密度が高い ため、GaAs活性層3の、ゲート電極6及びドレイン 電極5間に露出する表面部分では、表面空乏層A2が定 常的に形成されてしまう。つまり上記GaAs活性層3 の露出部分では、表面ポテンシャル ϕ s (\Rightarrow 0.6e v) に相当する空乏層A2が伸びており、特にゲート電 30 構造としたものである。 極6の電位がVg(>0)となった時には、ゲートによ り変調を受けないゲートより遠いドレイン側では、空乏 層厚 t 2 がゲート下の空乏層厚 t 1 より大きくなるた め、取り出し得るドレイン最大電流 I Dmaxはゲート電極 部分での空乏層厚 t 1 ではなくドレイン電極近傍での空 乏層厚t2 で律速されてしまう。特に、ゲート電極6と ドレイン電極5との距離Lgdが大きいものではこの傾向 は顕著となる。

【0007】また、このようにゲート電極に印加される 電位がVg(>0)である状態でのチャネルの厚さが表 40 面空乏層により制約され、活性層厚を一定とした場合ド レイン最大電流Idmaxを大きくとれないという点 は、プレーナ型の電界効果トランジスタばかりでなく、 図21に示すゲートリセス13を有する電界効果トラン ジスタにおいても問題となっている。

【0008】なお、ドレイン最大電流 I Dmaxを向上させ るために活性層3の厚さaを大きくする方法も考えられ るが、この場合、ピンチオフ電圧の増大や耐圧の減少等 の特性劣化を招くという問題がある。

【0009】との発明は上記の様な問題点を解消するた 50 する半導体層を、その一部がドレイン電極と半導体活性

めになされたもので、ピンチオフ電圧Vp や耐圧等を変 化させることなく、つまり活性層厚aを変えずに表面空 乏層の影響を低減し、ドレイン最大電流 I d m a x を向 上させRF出力の増大を図ることができる電界効果トラ ンジスタを得るととを目的とするものである。

【0010】また、本発明は、上記活性層厚aを変えず に表面空乏層の影響を低減し、ドレイン最大電流 I d m axを向上させRF出力の増大を図ることができる構造 の電界効果トランジスタを製造することができる製造方

[0011]

【課題を解決するための手段】との発明(請求項1)に 係る電界効果トランジスタは、半導体活性層の一主面 の、ドレイン電極とゲート電極との間の領域に、上記半 導体活性層との接触面にエネルギー障壁を形成する表面 導体層を該ゲート電極と接触しないよう配置し、該表面 導体層にドレイン電極と同一電位が印加されるよう構成 したものである。

【0012】との発明(請求項2)は、請求項1記載の 20 電界効果トランジスタにおいて、上記表面導体層をその 一部がドレイン電極と接触した構造としたものである。 【0013】この発明(請求項3)は、請求項2記載の 電界効果トランジスタにおいて、上記半導体活性層を、 その一主面の、ソース電極とドレイン電極との間にリセ ス部を有する構造とし、上記ゲート電極を、該リセス内 に配置したものである。

【0014】との発明(請求項4)は、請求項3記載の 電界効果トランジスタにおいて、上記表面導体層を、そ の一部が上記リセスの側面を経てその底面上に延在する

【0015】との発明(請求項5)は、請求項2記載の 電界効果トランジスタにおいて、上記表面導体層を、上 記半導体活性層との界面にショットキー接合が形成され るよう金属材料から構成したものである。

【0016】との発明(請求項6)は、請求項2記載の 電界効果トランジスタにおいて、上記表面導体層を半導 体層から構成したものである。

【0017】この発明(請求項7)は、請求項6記載の 電界効果トランジスタにおいて、上記表面導体層を、上 記半導体活性層との界面にPN接合が形成されるよう、 該活性層とは導電型が逆である半導体層から構成したも のである。

【0018】 この発明(請求項8)は、請求項6記載の 電界効果トランジスタにおいて、上記表面導体層を、上 記半導体活性層との界面にヘテロ接合が形成されるよ う、上記半導体活性層とバンドギャップエネルギーが異 なる半導体層から構成したものである。

【0019】この発明(請求項9)は、請求項6記載の 電界効果トランジスタにおいて、上記表面導体層を構成

層との間に延在して位置する構造とし、上記ドレイン電 極と半導体活性層との間に、該半導体活性層と同一導電 型の半導体コンタクト層を設けたものである。

【0020】との発明(請求項10)に係る電界効果ト ランジスタは、半導体活性層の一主面の、上記ドレイン 電極とゲート電極との間の領域に、上記半導体活性層と の接触面にヘテロ接合障壁を形成するドレイン側表面導 体層を、該ゲート電極と接触しないよう配置し、上記半 導体活性層の一主面の、上記ソース電極とゲート電極と の間の領域に、上記半導体活性層との接触面にヘテロ接 10 合障壁を形成するソース側表面導体層を、該ゲート電極 と接触しないよう配置したものである。

【0021】との発明(請求項11)に係る電界効果ト ランジスタは、半導体活性層の一主面の、ゲート電極の 両側に、バンドギャップエネルギーが該半導体活性層よ り大きく導電型が該半導体活性層と同一である表面半導 体層を、ゲート電極に接触しないよう配置するととも に、該各表面半導体層上に、上記活性層と同一導電型の 半導体コンタクト層を配置し、該各半導体コンタクト層 上にソース電極及びドレイン電極を配置したものであ

【0022】との発明(請求項12)に係る電界効果ト ランジスタの製造方法は、基板表面の半導体活性層上に ソース電極及びドレイン電極を形成した後、上記半導体 活性層、ソース電極及びドレイン電極上の全面に形成し たショットキー金属膜をパターニングして、ソース電極 及びドレイン電極間の略中央部分からドレイン電極にま たがるショットキー表面電極を形成し、その後上記ソー ス電極及びドレイン電極間の略中央部分に、ショットキ ー表面電極の一端部を含む開口部を有する耐エッチング 膜を形成し、これをマスクとして、上記ショットキー表 面電極を、上記開口内に露出する部分から該開口周縁部 の下側に位置する部分までエッチングし、さらにゲート 金属の蒸着リフトオフにより、上記ショットキー表面電 極と非接触のショットキーゲート電極を形成するもので ある。

【0023】との発明(請求項13)に係る電界効果ト ランジスタの製造方法は、基板表面の半導体活性層上に ソース電極及びドレイン電極を形成した後、ショットキ ー金属膜のパターニングによりソース電極及びドレイン 電極間の略中央部分からドレイン電極にまたがるショッ トキー表面電極を形成し、その後上記ソース電極及びド レイン電極間の略中央部分に、ショットキー表面電極の 一端部を含む開口部を有する耐エッチング膜を形成し、 これをマスクとして上記ショットキー表面電極をエッチ ングし、続いて上記耐エッチング膜及びショットキー表 面電極をマスクとして半導体活性層をエッチングして、 半導体活性層の表面にリセスを形成し、さらにゲート金 属の蒸着リフトオフにより、上記ショットキー表面電極 と非接触のショットキーゲート電極を上記リセス内に形 50 【0027】この発明(請求項2)においては、上記表

成するものである。 【0024】この発明(請求項14)に係る電界効果ト ランジスタの製造方法は、基板表面の第1導電型の半導 体活性層上に形成した第2導電型の半導体層の一部に選 択的に第1導電型の不純物を注入して第1導電型の高濃 度コンタクト層を形成し、その後、上記第2導電型の半 導体層をパターニングして、上記高濃度コンタクト層に 隣接する表面半導体層を形成し、上記表面半導体層の、 高濃度コンタクト層とは反対側の端部をその内部に含む エッチング膜開口を有する耐エッチング膜を形成し、こ れをマスクとして、上記第2導電型の半導体層を、上記 エッチング膜開口内に露出する部分から該開口周縁部の 下側に位置する部分までエッチングし、最後に、ゲート 金属の蒸着リフトオフにより、上記表面半導体層と非接 触のショットキーゲート電極を形成するものである。 【0025】との発明(請求項15)に係る電界効果ト ランジスタの製造方法は、基板表面の第1導電型の半導 体活性層上にこれよりバンドギャップエネルギーの大き い第1導電型の第1半導体層、及びこれよりバンドギャ ップエネルギーが小さくかつ濃度が高い第1導電型の第 2半導体層を形成した後、第2半導体層上にソース電極 及びドレイン電極を形成し、その後ソース電極及びドレ イン電極間のゲート電極が配置されるべき部分に耐エッ チング膜開口を有する耐エッチング膜を形成し、これを マスクとして、上記第1半導体層に対するエッチングレ ートが第2半導体層に対するエッチングレートより遅い エッチング処理を施して、上記第2半導体層に上記耐エ ッチング膜開口より広い第2半導体層開口部を形成し、

続いて上記耐エッチング膜をマスクとして、上記第2半 導体層に対するエッチングレートが第1半導体層に対す 30 るエッチングレートより遅いドライエッチング処理を施 して、上記第1半導体層に、上記耐エッチング膜開口よ り広くかつ第2半導体層開口部より小さい第1半導体層 開口を形成し、最後にゲート金属の蒸着リフトオフによ り、上記第1及び第2半導体層と非接触のショットキー ゲート電極を上記第1半導体層開口内に形成するもので ある。

[0026]

【作用】との発明(請求項1)においては、半導体活性 層の一主面の、ドレイン電極とゲート電極との間の領域 に、上記半導体活性層との接触面にエネルギー障壁を形 成する表面導体層を該ゲート電極と接触しないよう形成 し、上記表面導体層にドレイン電極と同一電位を印加す るよう構成したから、半導体活性層表面の、ゲート電極 及びドレイン電極間での表面空乏層の厚さが常にゲート 電極下側の空乏層厚より小さくなり、このため上記表面 空乏層により活性層厚が律速されることはなくなり、最 大ドレイン電流 ID maxを向上させてRF出力の増大 を図ることができる。

面導体層をその一部がドレイン電極に接触した構造とし たので、表面導体層にはドレイン電圧がそのまま印加さ れることとなり、上記表面導体層にドレイン電極と同一 電位の電圧を印加する配線やコンタクトホールが不要と なる。

【0028】 この発明(請求項3)においては、請求項 2の電界効果トランジスタにおいて、上記半導体活性層 を、ゲート電極が配置されるリセスを有する構造とした ので、チャネル厚の最小値はリセス直下の領域でのチャ ネル厚さにより決まり、しかも半導体活性層の、リセス 10 底面ドレイン側に露出する部分か狭い領域に限られると ととなり、表面空乏層によりチャネル層が狭められるの をほぼ回避することができ、ドレイン電流の低下を抑制 することができる。

【0029】との発明(請求項4)においては、請求項 3の電界効果トランジスタにおいて、上記表面導体層 を、その一部が上記リセス側面を経てリセス底面上に延 在した構造としたので、半導体活性層のリセス下の領域 での、表面空乏層によるチャネル厚の低減を回避すると とができ、さらにドレイン電流を大きく向上させること ができる。

【0030】この発明(請求項5)においては、請求項 2記載の電界効果トランジスタにおいて、上記表面導体 層を、上記半導体活性層との界面にショットキー接合が 形成される構成としたので、上記表面導体層の材料とし てゲート電極と同一のものを用いることができる。

【0031】 この発明(請求項6,7) においては、請 求項2記載の電界効果トランジスタにおいて、上記表面 導体層を、導電型が上記半導体活性層と逆である半導体 層から構成したので、この半導体層の濃度を制御するこ とにより、半導体活性層との間でのエネルギー障壁をコ ントロールできる。

【0032】 この発明(請求項6,8) においては、上 記表面導体層を、上記半導体活性層との界面にヘテロ接 合が形成される構成としたので、上記半導体活性層表面 の、ゲート電極とドレイン電極との間の領域には、2次 元電子ガス層が形成され、空乏層が形成されることはな く、この領域でのチャネル厚を、この領域上にショット キー接合やPN接合を形成した場合に比べて実質的に厚 くできる。

【0033】との発明(請求項9)においては、請求項 6記載の電界効果トランジスタにおいて、上記表面導体 層を構成する半導体層を、その一部がドレイン電極と半 導体活性層との間に延在する構造とし、上記ドレイン電 極と半導体活性層との間に、該半導体活性層と同一導電 型の半導体コンタクト層を設けたので、表面導体層の形 成を半導体層のパターニングにより簡単に形成可能であ

【0034】との発明(請求項10)においては、半導

の領域、及びゲート電極とソース電極との間の領域に、 それぞれ上記半導体活性層との接触面にヘテロ接合障壁 を形成するドレイン側,及びソース側表面導体層を、該 ゲート電極と接触しないよう配置したので、半導体活性 層の、ゲート電極のソース側及びドレイン側に位置する 領域での表面空乏層はなくなり、ソース側の寄生抵抗を 著しく低減することができ、これによりドレイン電流の 増大による高出力化だけでなく、FETの高利得化、高 効率化を図ることができる。

【0035】この発明(請求項11)においては、半導 体活性層の一主面の、ゲート電極の両側に、バンドギャ ップエネルギーが該半導体活性層より大きい表面半導体 層を、ゲート電極に接触しないよう配置するとともに、 該各表面半導体層上に、上記活性層と同一導電型の半導 体コンタクト層を配置し、該各半導体コンタクト層上に ソース電極及びドレイン電極を配置したので、上記請求 項10に係る発明と同様、髙出力化だけでなく、FET の髙利得化、髙効率化を図ることができる。

【0036】この発明(請求項12)においては、基板 表面の半導体活性層上に、ソース電極及びドレイン電極 間の中央部分からドレイン電極にまたがるショットキー 表面電極を形成し、その後上記中央部分に、ショットキ 一表面電極の一端部を含む開口部を有する耐エッチング 膜を形成し、これをマスクとして、上記ショットキー表 面電極を、上記開口内に露出する部分から該開口周縁部 の下側に位置する部分までエッチングし、さらに上記耐 エッチング膜を用いたゲート金属の蒸着リフトオフによ り、ショットキーゲート電極を形成するので、上記ゲー ト電極と非接触のショットキー表面電極をドレイン側に 有する構造のFETを簡単に製造することができる。

【0037】との発明(請求項13)においては、上記 と同様に耐エッチング膜を形成した後、ショットキー表 面電極のエッチングを行い、その後上記耐エッチング膜 及びショットキー表面電極をマスクとして、半導体活性 層をエッチングしてリセスを形成し、その後上記耐エッ チング膜をマスクとする蒸着リフトによりゲート電極を 形成するようにしたので、ゲート電極が半導体活性層の リセス内に配置され、リセスとドレイン電極との間にシ ョットキー金属表面層を有する構造のFETを簡単に製 40 造することができる。

【0038】との発明(請求項14)においては、基板 表面の第1導電型の半導体活性層上に第2導電型の半導 体層を形成し、該半導体層のドレイン電極を配置すべき 領域に第1導電型不純物の注入により高濃度コンタクト 層を形成し、そのパターニングによりゲート電極からド レイン電極に跨がる部分を残し、残った第2導電型半導 体層上に、ドレイン電極を上記コンタクト層と接触させ て配置したので、ゲート電極とドレイン電極との間の半 導体活性層表面上にゲート電極と非接触の半導体層を有 体活性層の一主面の、ゲート電極とドレイン電極との間 50 し、ドレイン電極と半導体活性層との間にコンタクト層

にかけて、図1(b) に示すように空乏層Aが形成され

12

を有する構造のFETを製造することができる。 【0039】との発明(請求項15)においては、基板 表面の第1導電型の半導体活性層上にこれよりパンドギ ャップエネルギーの大きい第1導電型の第1半導体層、

及びこれよりバンドギャップエネルギーが小さくかつ濃 度が高い第1導電型の第2半導体層を形成した後、第2 半導体層上にソース電極及びドレイン電極を形成し、そ の後ソース電極及びドレイン電極間のゲート電極が配置 されるべき部分に耐エッチング膜開口を有する耐エッチ ング膜を形成し、これをマスクとして、上記第1半導体 10 層に対するエッチングレートが第2半導体層に対するエ ッチングレートより遅いエッチング処理を施して、上記 第2半導体層に上記耐エッチング膜開口より広い第2半 導体層開口を形成し、続いて上記耐エッチング膜をマス クとして、上記第2半導体層に対するエッチングレート が第1半導体層に対するエッチングレートより遅いドラ イエッチング処理を施して、上記第1半導体層に、上記 耐エッチング膜開口より広くかつ第2半導体層開口より 小さい第1半導体層開口を形成し、最後にゲート金属の 蒸着リフトオフにより、上記第1及び第2半導体層と非 20 接触のショットキーゲート電極を上記第1半導体層開口 内に形成するので、半導体活性層との界面にヘテロ接合 が形成される半導体層を、ゲート電極両側の活性層表面 に有する構造のFETを簡単に製造することができる。 [0040]

【実施例】以下、この発明の実施例を図について説明す る。

実施例1. 図1は本発明の第1の実施例による電界効果 トランジスタを説明するための図であり、図1(a) はそ の断面図、図1(b) はそのチャネル部の構造を示す拡大 図である。また図2(a) ~図2(f) は本実施例の電界効 果トランジスタの製造方法を工程順に示す断面図であ

【0041】図において、101は本実施例のMESF ETで、従来のMESFET201と同様、半絶縁性G aAs基板1、該基板1上に形成された厚さ0.1~3 μm程度のノンドープGaAsバッファ層2、及び該バ ッファ層2上に形成された厚さ500~3000オング ストロームのn型GaAs活性層3を有し、上記活性層 3表面の所定領域上にはA 1 等からなるショットキーゲ ート電極6が配置され、該活性層3表面の、ゲート電極 6の両側にはAuGe/Ni/Au等からなるソース電 極4及びドレイン電極5が配置されている。

【0042】そしてこの実施例のMESFET101で は、上記活性層3表面の、ゲート電極6とドレイン電極 5との間の領域に、A1等からなるショットキー表面電 極211がドレイン電極5と接触し、かつゲート電極に 近接するよう形成されている。このような構造のMES FET101では、ゲート電極の電位がVg>0である 時、活性層表面のゲート電極6の下部からドレイン電極 50 に跨がる領域上にショットキー表面電極211として残

【0043】次に動作について説明する。従来技術にお いて説明した様にMESFETは、通常ソース電極4に 接地電位(Vs=0)が、ドレイン電極5に任意の正電 位(Vd>0)が与えられ、ゲート電極6が任意の負電 位(Vg<0)にバイアスされる。この時ショットキー 表面電極211とドレイン電極5は接触しているため、 表面電極211の電位V211も正電位(V211>0)と

【0044】通常、GaAsに対する金属材料のショッ トキー障壁の高さ(バリアハイト)は、いずれの金属で $\delta \phi bn (= 0.7) e V であり、ドレイン電圧 V d は通$ 常1V以上で用いられるため、動作時には、表面電極2 11の電位V211 はV211 >φbnとなって、GaAs活 性層3とショットキー表面電極211との間は常に順方 向でブレークダウンしている状態、つまり順方向電流が 流れる状態となっており、ショットキー接合による空乏 層厚は、最も薄い状態でクリップしている。

【0045】つまり図1(b) に示すように、GaAs活 性層3の、ショットキー表面電極211が形成されてい る部分での空乏層の厚さt2は、図20(b) に示す表面 ポテンシャルによる空乏層厚ts より薄くなる。またシ ョットキー表面電極211に印加されるパイアスV211 は、動作中常にショットキー障壁高さゆbnより大きくな っているので、このショットキー表面電極211に印加 されるバイアスによりドレイン電流が変調されることは

【0046】 このため、活性層3の厚さaを一定にした ままで、つまりピンチオフ電圧Vpやドレイン耐圧 I dss を増大させることなく、ドレイン最大電流 I d m a x は大きくすることができ、これにより、より大きなRF 出力を得ることができる。

【0047】また、ゲート電極6とショットキー表面電 極211との離間距離xを変えることにより、ゲート近 傍の電界分布、つまり空乏層の形状を任意に変化させる ことができ、これによってFETの耐圧をコントロール

【0048】次に製造方法について説明する。半絶縁性 GaAs基板(ウエハ)1上にノンドープGaAsバッ ファ層2及びn型GaAs活性層3を順次形成し、該活 性層3上にソース電極4及びドレイン電極5を対向させ て形成した後、全面にショットキー金属膜11を蒸着 し、さらに該金属膜11上に、写真製版により所定パタ ーンの第1のフォトレジスト膜311を形成する(図2 (a)).

【0049】次に、上記フォトレジスト膜311をマス クとして上記ショットキー金属膜11を、その一部が、 ソース及びドレイン電極間の中央部からドレイン電極上 るようエッチングする(図2(b))。

【0050】続いて、全面に塗布した第2のフォトレジ スト膜312を写真製版によりパターニングして、レジ スト開口312aをその内部に上記ショットキー表面電 極211の中央側端が位置するよう形成する(図2(c)

【0051】その後、上記第2のフォトレジスト膜31 2をマスクとして、上記ショットキー表面電極211 を、上記レジスト開口312a内に露出する部分から該 レジスト開口周縁部の下側に位置する部分までサイドエ 10 ッチングする(図2(d))。

【0052】そして全面にWSi等のゲート金属材料6 aを蒸着し(図2(e))、上記第2のフォトレジスト膜 312の除去によりその上の金属材料6aをリフトオフ して、ショットキーゲート電極6を形成し、これにより MESFET101を完成する(図2(f))。

【0053】このように本実施例では、GaAs活性層 3の表面の、ドレイン電極5とゲート電極6との間の領 域に、上記活性層との接触面にショットキー接合を形成 するショットキー表面電極を、ゲート電極と接触しない よう形成し、上記ショットキー表面電極にドレイン電極 と同一電位が印加されるよう構成したので、活性層表面 の、ゲート電極及びドレイン電極間での表面空乏層の厚 さが常にゲート電極下側の空乏層厚より小さくなり、こ のため上記表面空乏層により活性層厚が律速されること はなくなり、最大ドレイン電流IDmaxを向上させて RF出力の増大を図ることができる。

【0054】実施例2. 図3は本発明の第2の実施例に よる電界効果トランジスタの構造を示す断面図であり、 図4(a) ~図4(e) は本実施例の電界効果トランジスタ 30 の製造方法を工程順に示す断面図である。

【0055】図において、102は本実施例のMESF ETで、このMESFET102では、n型GaAs活 性層3の、ソース電極4とドレイン電極5との間の中央 部分に、深さ0.1~0.5μmのゲートリセス13が 形成されており、ゲート電極6はこのゲートリセス13 内に配置されている。また上記活性層3の、ゲートリセ ス13とドレイン電極5との間の領域には、AI等から なるショットキー表面電極212がドレイン電極5と接 触して配置されている。その他の構成は第1の実施例と 40 03では、ゲート電極6とドレイン電極5との間に形成 同様である。

【0056】次に製造方法について説明する。図2(a) ~図2(c) に示す処理と同様にして、GaAs活性層3 上にソース電極4、ドレイン電極5、及びショットキー 表面電極211を形成し、その上に第2のフォトレジス ト膜312を形成した後(図4(a)~図4(c))、上記 第2のフォトレジスト膜312をマスクとして、上記シ ョットキー表面電極211及びGaAs活性層3の表面 をエッチングしてリセス13を形成する。その後全面に ゲート電極材料6aを形成する(図4(d))。

【0057】そして上記第2のフォトレジスト膜312 の除去によりその上の金属材料6aをリフトオフして、 ショットキーゲート電極6を形成し、これによりMES FET102を完成する(図4(e))。 この図4(d)及 び図4(e) に示す工程において、フォトレジスト膜31 2をマスクにショットキー表面電極211を異方性エッ チング(RIE等のドライエッチング)し、次いでGa As活性層3の表面をエッチングしてリセス13を形成 し、次いでショットキー表面電極211をサイドエッチ ングし、次いでゲート電極材料6 a を形成し、この後、 リフトオフを行った場合は、図4(e) に示すように、リ セス13の中心にショットキーゲート電極6が形成され る。一方、フォトレジスト膜312をマスクにショット キー表面電極211を等方性エッチングし、次いでGa As活性層3の表面をエッチングしてリセス13を形成 し、次いでゲート電極材料 6 a を形成し、この後、リフ トオフを行った場合は、ショットキー表面電極211の 等方性エッチング時にこれのサイドエッチングが進行す るので、上記の場合に比べてリセス13のドレイン電極 5側の幅が大きくなる。

【0058】 このような構成の第2の実施例では、活性 層3に形成したゲートリセス13内にゲート電極6を配 置しているため、最大ドレイン電流 I dmaxを決定す るチャネル厚は、活性層3のリセス直下の領域のみで決 まり、またGaAs活性層3の表面空乏層によりチャネ ル厚が影響を受ける部分は、リセス底面部の活性層露出 部分のみとなって上記実施例1に比べて狭いものとな る。このため表面ポテンシャルφs による表面空乏層に より最大ドレイン電流Idmaxが低下するのを抑制す ることができる。さらにショットキー表面電極211の リセス側端とリセス端との距離により、出力側の電界分 布を任意に変化でき、これにより出力抵抗($Rd\alpha1$ / g d) 並びに耐圧を任意にコントロールできる。

【0059】実施例3. 図5は本発明の第3の実施例に よる電界効果トランジスタの構造を示す断面図であり、 図6(a) ~図6(g) は本実施例の電界効果トランジスタ の製造方法を工程順に示す断面図である。

【0060】図において、103は本実施例のゲートリ セス13を有するMESFETで、このMESFET1 されたショットキー表面電極213は、そのゲート電極 側の端部がリセス13の側面13aを介してリセス底面 13bのゲート電極近傍まで延びた構造となっており、 その他の構成は上記第2の実施例によるMESFETと 同一である。

【0061】次に製造方法について説明する。半絶縁性 GaAs基板1上にノンドープGaAsバッファ層2及 びn型GaAs活性層3を形成した後、該活性層3上に ソース電極4及びドレイン電極5を形成し、その上に、 50 上記ソース電極及びドレイン電極間の中央部分にレジス

ト開口331aを有する第1のフォトレジスト膜331 を形成する(図6(a))。

【0062】次に、上記第1のフォトレジスト膜331 をマスクとして上記活性層3を選択的に等方性のエッチ ングを施して、上記活性層表面にゲートリセス13を形 成する(図6(b))。

【0063】その後全面にゲート金属材料6aを蒸着し (図6(c))、上記第1のフォトレジスト膜331を除 去してその上のゲート金属材料6aをリフトオフして、 上記ゲートリセス13内にゲート電極6を形成する(図 10 (a))。 6(d)).

【0064】続いて、第2のフォトレジスト膜332を 塗布しパターニングして、ゲートリセス13内のゲート 電極近傍からドレイン電極5上に跨がる領域上のレジス ト膜を除去し(図6(e))、全面にショットキー金属膜 11を形成する(図6(f))。

【0065】そして上記第2のフォトレジスト膜332 の除去により、その上のショットキー金属膜11を選択 的に除去して、ドレイン電極5上からゲートリセス13 内のゲート電極近傍に跨がるショットキー表面電極21 3を形成し、本実施例のMESFETを完成する(図6 (q)).

【0066】Cの第3の実施例のMESFET103で は、活性層3の、ゲート電極とドレイン電極との間に位 置するショットキー表面電極213を、そのゲート電極 側端部が、ゲートリセス側面13bを介してゲートリセ ス底面13aまで到る構造としたので、リセス底面の、 ゲート電極両側部分でも表面ポテンシャルによる空乏層 の厚さを抑えることができ、最大ドレイン電流Idma xを大きく向上させることができる。

【0067】実施例4. 図7は本発明の第4の実施例に よる電界効果トランジスタの構造を示す断面図であり、 図8(a) ~図8(f) は本実施例の電界効果トランジスタ の製造方法を工程順に示す断面図である。

【0068】図において、104は本実施例のMESF ETで、CのMESFET104では、n型GaAs活 性層 3 表面の、ドレイン電極 5 が配置される部分には厚 さ200~5000オングストローム、キャリア濃度が 1×10¹⁷cm⁻³以上のn[・]型GaAsコンタクト層22 さ200~5000オングストローム、キャリア濃度が 1×1016cm-3以上のp型GaAs表面層224aが形 成されている。そしてドレイン電極5は上記コンタクト 層224 b上に一部が上記 p型G a A s表面層3上に重 なるよう配置されている。その他の構成は第1の実施例 のMESFET101と同一である。

【0069】CCで、上記p型GaAs表面層224a は上記第1実施例のショットキー表面電極211と同 様、ゲート電極6とドレイン電極との間の領域での表面 ポテンシャルによる空乏層の厚さを抑制する働きがあ

16

り、また上記コンタクト層224bは、ドレイン電極5 とGaAs活性層3との接合をオーミック接合とする働 きがある。

【0070】次に製造方法について説明する。半絶縁性 GaAs基板1上にノンドープGaAsバッファ層2及 びn型GaAs活性層3を形成した後、全面にp型Ga As半導体層224を形成し、第1のフォトレジスト膜 141をマスクとして選択的なイオン注入を行って、n *型GaAsコンタクト層224bを形成する(図8

【0071】次に、上記第1のフォトレジスト膜141 を除去した後、上記p型GaAs半導体層224上に第 2のフォトレジスト膜142を形成し(図8(b))、C れを用いて上記半導体層224をパターニングして、上 記コンタクト層224bに隣接するp型GaAs表面層 224aを形成し、全面に第2のフォトレジスト膜14 2を形成する(図8(c))。

【0072】その後、該フォトレジスト膜142を除去 し、ソース電極4をGaAs活性層3の所定の領域上に 形成するとともに、ドレイン電極5を上記コンタクト層 20 224b上に一部がn型GaAs表面層224a上に重 なるよう形成する(図8(d))。

【0073】次に、全面に第3のフォトレジスト膜14 3を形成し、そのパターニングにより上記n型GaAs 表面層2に近接するレジスト開口143aを形成し、そ の後全面にゲート金属材料6aを蒸着する(図8(e)) 。

【0074】そして、上記第3のフォトレジスト膜14 3の除去によりその上のゲート金属材料6 a を除去して 30 ゲート電極 6 を形成し、MESFET 1 0 4 を完成する (図8(f))。

【0075】 この実施例のMESFET104では、G aAs活性層3の、ゲート電極とドレイン電極との間の 露出部分に、上記第1~第3の実施例のようにショット キー表面電極を形成するのではなく、p型GaAs表面 層224 a を形成しているため、該p型G a A s 表面層 224aの濃度により、バリアハイトφBpをコントロー ルすることができる。

【0076】具体的には、上記第1~3の実施例では、 4 b が形成され、該コンタクト層224 b に隣接して厚 40 バリアハイトφ Bnは、~0.7 V 程度であるため、RF 動作中、ドレイン電極5 に印加される電圧 V d (= V21 1)が0.7V以下となると、ショットキー表面電極2 11直下のチャネル領域での空乏層厚が厚くなり、ドレ イン電流 I dが変調される場合があるが、この実施例で は、上記パリアハイトφBpをコントロールできるため、 とのような問題を回避することができる。

> 【0077】実施例5. 図9は本発明の第5の実施例に よる電界効果トランジスタの構造を示す断面図である。 図において、105は本実施例のMESFETで、この 50 MESFET105では、n型GaAs活性層3の、ソ

ース電極4とドレイン電極5との間の中央部分には、ゲ ートリセス13が形成されており、ゲート電極6はこの ゲートリセス13内に配置されている。また上記ドレイ ン電極5はコンタクト層224b上に形成されており、 上記ゲート電極6とゲートリセス13との間にはp型G aAs表面層225aがドレイン電極5に接触して形成 されている。その他の構成は第4の実施例と同様であ

【0078】この実施例のMESFETの製造方法は、 図8に示す上記第4の実施例の製造方法とは、GaAs 半導体層224をパターニングした後(図8(c))、さ らに写真製版技術を用いてGaAs活性層3を選択的に エッチングしてゲートリセスを形成する工程を有する点 のみ異なる。この実施例では、第2の実施例と同様の効 果がある。

【0079】実施例6. 図10は本発明の第6の実施例 による電界効果トランジスタの構造を示す断面図であ る。図において、106は本実施例のゲートリセス13 を有するMESFETで、このMESFET106で は、ゲート電極6とドレイン電極5との間に形成された p型GaAs表面層226aは、そのゲート電極側の端 部がリセス13の側面13aを介してリセス底面13b のゲート電極近傍まで延びた構造となっており、その他 の構成は上記第5の実施例によるMESFETと同一で ある。

【0080】との実施例のMESFETの製造方法は、 GaAs活性層3の表面にゲートリセス、ゲート電極、 並びに、ソース電極及びドレイン電極を形成した後、p 型GaAs半導体層のパターニングを行ってp型GaA なっている。

【0081】この実施例では、活性層3の、ゲート電極 とドレイン電極との間に位置するp型GaAs表面層2 26aを、そのゲート電極側端部が、ゲートリセス側面 13bを介してゲートリセス底面13aまで到る構造と したので、上記第6の実施例と同様の効果がある。

【0082】実施例7. 図11は本発明の第7の実施例 による電界効果トランジスタの構造を説明するための図 であり、図11(a) はその断面構造を示す図、図11 (b) は上記トランジスタを構成する半導体層のバンド構 造を示す図である。

【0083】図において、107は本実施例のMESF ETで、これは上記第4実施例におけるp型GaAs表 面層224aに代えて、エネルギーバンドギャップがG aAs活性層3より大きい厚さ20~1000オングス トローム, キャリア濃度が1×10¹⁷cm⁻³以下のn型A IGaAs表面層227aを、また、n^{*}型GaAsコ ンタクト層224bに代えて、厚さ20~1000オン グストローム, キャリア濃度が5×10¹⁷ cm⁻³以上のn [・]型A1GaAsコンタクト層227bを備えたもの

で、その他の構成は上記第4の実施例のMESFET1 04と同一である。

【0084】なお、この実施例のMESFET107の 製造プロセスについては、活性層3の,ゲート電極とド レイン電極との間に形成する半導体層の材料以外は、第 4実施例のMESFET104の製造プロセスと全く同 一である。

【0085】 このような構成のMESFET107で は、上記n型AlGaAs表面層227aとn型GaA s活性層3との間には、ヘテロ接合が形成されることと なる。 つまり図 1 1 (b) に示すように、n型A 1 G a A s表面層227aの電位Vsが0並びに正であってもn 型GaAs活性層3とn型AlGaAs表面層227a との界面には、バンドギャップと電子親和力の差により 三角ポテンシャル中に高濃度な2次元電子ガス(2DE G) 領域が形成される。

【0086】またn型AlGaAs表面層227a中の 電子は2DEG領域へ移動しているため、n型AlGa As表面層227aは空乏化している。従ってn型Ga As活性層3のn型AlGaAs表面層227aとの界 面には2 DEGによる導電層が形成され、空乏層は形成 されない。このため、第4実施例のp型GaAs表面層 224aや第1実施例のショットキー表面電極211を ゲート電極6とドレイン電極5との間に配置した場合よ り、さらにゲート電極のドレイン側の活性層部分でのチ ャネル厚を実質厚くでき、最大ドレイン電流 I d m a x ひいてはRF出力をより一層向上できる。

【0087】実施例8.図12は本発明の第8の実施例 による電界効果トランジスタの構造を示す断面図であ s表面層226aを形成する点が上記第5の実施例と異 30 る。図において、108は本実施例のMESFETで、 とれは上記第5実施例におけるp型GaAs表面層22 5aに代えて、エネルギーバンドギャップがGaAs活 性層3より大きいn型AlGaAs表面層228aを、 また、n^{*}型GaAsコンタクト層224bに代えて、 n^{*}型A1GaAsコンタクト層227bを備えたもの で、その他の構成は上記第5の実施例のMESFET1 05と同一である。

> 【0088】なお、この実施例のMESFET108の 製造プロセスについては、活性層3の、ゲート電極とド レイン電極との間に形成する半導体層の材料以外は、第 5実施例のMESFET105の製造プロセスと全く同 一である。

【0089】このような構成の本実施例のMESFET 108では、上記n型AlGaAs表面層228aとn 型GaAs活性層3との間には、ヘテロ接合が形成され ることとなり、第5実施例のp型GaAs表面層225 aや第2実施例のショットキー表面電極212をゲート 電極6とドレイン電極5との間に配置した場合より、さ らにゲート電極のドレイン側の活性層部分でのチャネル 50 厚を実質厚くでき、最大ドレイン電流 Idmaxひいて はRF出力をより一層向上できる。

【0090】実施例9.図13は本発明の第9の実施例による電界効果トランジスタの構造を示す断面図である。図において、109は本実施例のMESFETで、これは上記第6実施例におけるp型GaAs表面層226aに代えて、エネルギーバンドギャップがGaAs活性層3より大きいn型AlGaAs表面層229aを、また、n・型GaAsコンタクト層224bに代えて、n・型AlGaAsコンタクト層227bを備えたもので、その他の構成は上記第6の実施例のMESFET106と同一である。

【0091】なお、この実施例のMESFET109の 製造プロセスについては、活性層3の、ゲート電極とドレイン電極との間に形成する半導体層の材料以外は、第6実施例のMESFET106の製造プロセスと全く同一である。

【0092】このような構成の本実施例のMESFET 109では、上記n型AIGaAs表面層229aとn型GaAs活性層3との間には、ヘテロ接合が形成されることとなり、第6実施例のp型GaAs表面層226 aや第3実施例のショットキー表面電極213をゲート電極6とドレイン電極5との間に配置した場合より、さらにゲート電極のドレイン側の活性層部分でのチャネル厚を実質厚くでき、最大ドレイン電流IdmaxひいてはRF出力をより一層向上できる。

【0093】実施例10.図14は本発明の第10の実施例による電界効果トランジスタの構造を示す断面図であり、図15(a)~図15(f)は本実施例の電界効果トランジスタの製造方法を工程順に示す断面図である。

【0094】図において、110は本実施例のMESFETで、これは第7実施例のMESFET107の構成において、n型GaAs活性層3の、ゲート電極とソース電極との間の領域に、これらの電極に接触しないn型A1GaAs表面層を設けたものである。ここでは230a1はドレイン側のn型A1GaAs表面層で、第7実施例における表面層227aと全く同一構成であり、230a2はソース側のn型A1GaAs表面層である。また230bはドレイン電極5と活性層3との間に配置されたn・A1GaAsコンタクト層で、第7実施例における表面層227bと全く同一構成である。

【0095】次に製造方法について説明する。半絶縁性 GaAs基板1上にノンドープGaAsバッファ層2及 びn型GaAs活性層3を形成した後、全面にn型AlGaAs半導体層230を形成し、第1のフォトレジスト膜141をマスクとして選択的なイオン注入を行って、n*型AlGaAsコンタクト層230bを形成する(図15(a))。

【0096】次に、上記n型AIGaAs半導体層23 0をホトリソグラフィ技術によりパターニングして、上 記コンタクト層230bに隣接するn型AIGaAs表 20

面層 230 a1 と、該表面層 230 a1 から一定間隔離れて位置する n型 A 1 G a A s 表面層 230 a2 を形成し、全面に第2のフォトレジスト膜 142を形成する。その後、該フォトレジスト膜 142をパターニングして、上記 A 1 G a A s 表面層 230 a 1 の、コンタクト層 230 b とは反対側の端部をその内部に含むレジスト開口 142 a を形成する(図 15(b))。

【0097】続いて、上記フォトレジスト膜142をマスクとして、上記A1GaAs表面層230a1を、そのレジスト開口内の露出部分からレジスト開口周縁部の下側部分までサイドエッチングする(図15(c))。

【0098】そして、第2のフォトレジスト膜142を除去した後、ソース電極4をGaAs活性層3の所定の領域上に形成するとともに、ドレイン電極5を上記コンタクト層230b上に一部がn型AlGaAs表面層230a1上に重なるよう形成する(図15(d))。

【0099】次に、全面に第3のフォトレジスト膜143を形成し、そのパターニングにより上記n型GaAs表面層2に近接するレジスト開口143aを形成し、その後全面にゲート金属材料6aを蒸着する(図15(e))。

【0100】そして、上記第3のフォトレジスト膜143の除去によりその上のゲート金属材料6aを除去してゲート電極6を形成し、MESFET110を完成する(図15(f))。

【0101】との実施例のMESFET110では、ゲート電極のドレイン側だけでなく、ソース側のn型GaAs活性層3上にも、n型AlGaAs表面層230a2を設けたので、活性層3のゲート電極6のソース側及びドレイン側領域での表面ポテンシャルによる空乏層はなくなり、2DEGの高移動度層ができることとなり、このため、最大ドレイン電流の増大のみならず、ソース側の寄生抵抗(Rs)を著しく低減でき、これにより高出力だけでなく、FETの高利得化、高効率化を図ることができる。

【0102】実施例ト1.図16は本発明の第11の実施例による電界効果トランジスタの構造を示す断面図である。図において、111は本実施例のMESFETで、このMESFET111では、n型GaAs活性層403の、ソース電極4とドレイン電極5との間の中央部分には、ゲートリセス13が形成されており、ゲート電極6はこのゲートリセス13内に配置されている。また上記ドレイン電極5はコンタクト層230b上に形成されており、上記ドレイン電極5とゲートリセス13との間にはn型AlGaAs表面層231a1がドレイン電極5に接触して形成されており、上記ソース電極4とゲートリセス13との間にはn型AlGaAs表面層231a2がソース電極5に接触しないよう形成されている。その他の構成は第10の実施例と同様である。

記コンタクト層230bに隣接するn型AlGaAs表 50 【0103】この実施例のMESFETの製造方法は、

きく向上させることができる効果がある。

22

図15に示す上記第10の実施例の製造方法とは、上記 第2のフォトレジスト膜142を用いてp型GaAs表 面層224aをサイドエッチングした後、該第2のフォ トレジスト膜142をマスクとしてGaAs活性層3を エッチングしてゲートリセスを形成する工程を有する点 のみ異なる。

【0104】この実施例では、上記第10の実施例のM ESFET110の構成において、n型GaAs活性層 3を、その表面にゲートリセス13を有する構造とし、 該リセス13とドレイン電極5との間にn型A1GaA s表面層230a1を配置し、該リセス13とソース電 極4との間にn型AIGaAs表面層230a2を配置 したので、チャネル厚はリセス直下の領域での厚さによ り決まることとなり、しかもGaAs活性層3の表面空 乏層によりチャネル厚が影響を受ける部分は、リセス底 面部の活性層露出部分のみとなって上記実施例10に比 べて狭いものとなる。これにより上記第10実施例に比 べて表面空乏層によるドレイン電流の低下をさらに抑制 することができ、またソース抵抗をさらに低減すること ができる。

【0105】実施例12. 図17は本発明の第12の実 施例による電界効果トランジスタの構造を示す断面図で ある。図において、112は本実施例のゲートリセス1 3を有するMESFETで、このMESFET112で は、ゲート電極6とドレイン電極5との間に形成された n型A1GaAs表面層232a1は、そのゲート電極 側の端部がリセス13の側面13aを介してリセス底面 13bのゲート電極近傍まで延び、かつゲート電極6と ソース電極4との間に形成された n型A 1 G a A s 表面 層232a2は、そのゲート電極側の端部がリセス13 の側面13aを介してリセス底面13bのゲート電極近 傍まで延びた構造となっており、その他の構成は上記第 11の実施例によるMESFETと同一である。

【0106】との実施例のMESFETの製造方法は、 GaAs活性層3の表面にゲートリセス、ゲート電極、 並びにソース及びドレイン電極を形成した後、ソース側 及びドレイン側のn型AIGaAs表面層232a1, 232a2を形成する点が上記第11の実施例と異なっ ている。

【0107】この実施例では、活性層3の、ゲート電極 とドレイン電極との間に位置するn型AIGaAs表面 層232a1を、そのゲート電極側端部が、ゲートリセ ス側面13bを介してゲートリセス底面13aまで延 び、かつ活性層3の、ゲート電極とソース電極との間に 位置するn型A1GaAs表面層232a2を、そのゲ ート電極側端部が、ゲートリセス側面 1 3 b を介してゲ ートリセス底面13aまで延びる構造としたので、上記 第11の実施例に比べて、リセス底面の、ゲート電極両 側部分でも表面ポテンシャルによる空乏層の厚さを抑え ることができ、最大ドレイン電流 Idmaxをさらに大 50 ある。

【0108】実施例13. 図18は本発明の第13の実 施例による電界効果トランジスタの構造を示す断面図で あり、図19(a) ~図19(e) は本実施例の電界効果ト ランジスタの製造方法を工程順に示す断面図である。 【0109】図において、113は本実施例のMESF

ETで、このMESFET113は、上述した他の実施 例のMESFETと同様、半絶縁性GaAs基板1上に ノンドープGaAsバッファ層2を介して形成されたn 型GaAs活性層3を有している。そしてこの実施例で は、上記活性層3上のゲート電極6の両側には、ドレイ ン側及びソース側n型AlGaAs表面層233a1. 233a2が形成されており、さらに該両表面層上にド レイン側及びソース側n・コンタクト層3 a 1、3 a 2 を介してソース電極4及びドレイン電極5が形成されて

【0110】次に製造方法について説明する。半絶縁性 GaAs基板1上にノンドープGaAsバッファ層2を 介して、ピンチオフ電圧Vp 等で決まる所望厚さのn型 20 GaAs活性層を形成し、その上にこれよりエネルギー バンドギャップの高いn型AlGaAs層233を形成 する。続いて該A1GaAs層233上にこれよりエネ ルギーバンドギャップの低いn 型GaAsコンタクト 層3aを形成し、その上にソース電極4及びドレイン電 極5を形成する。その後ソース電極及びドレイン電極間 の所定位置にレジスト開口151aを有するレジスト膜 151を形成する(図19(a))。

【0111】次に、上記AIGaAs層233に対する エッチングレートがGaAs層3aに対するものより充 30 分遅いエッチング処理を施して、上記GaAs層3aを 選択的にエッチングする(図19(b))。

【0112】さらにドライエッチ等で上記レジスト膜1 51をマスクとして上記A1GaAs層233を選択的 にエッチングする(図19(c))。

【0113】その後、全面にゲート金属材料 6 a を蒸着 し(図19(d))、上記レジスト膜151の除去により その上のゲート金属材料6aをリフトオフしてゲート電 極6を形成し、本実施例のMESFET113を完成す る。

【0114】とのような構成の本実施例では、上記第1 0実施例のMESFET110と同様、ゲート電極6の ドレイン側だけでなく、ソース側領域での表面ポテンシ ャルによる空乏層もなくなり、2DEGの高移動度層が できることとなり、このため、最大ドレイン電流を増大 できるだけでなく、入力側の寄生抵抗(Rs)を著しく 低減できる。これにより高出力だけでなく、FETの高 利得化、髙効率化を図ることができる効果がある。

【0115】さらに上記第10実施例のMESFETの 製造方法に比べて、製造工程が簡単になるという効果も

[0116]

【発明の効果】以上のようにこの発明(請求項1)に係 る電界効果トランジスタによれば、半導体活性層の一主 面の、ドレイン電極とゲート電極との間の領域に、上記 半導体活性層との接触面にエネルギー障壁を形成する表 面導体層を該ゲート電極と接触しないよう形成し、上記 表面導体層にドレイン電極と同一電位を印加するよう構 成したから、半導体活性層表面の、ゲート電極及びドレ イン電極間での表面空乏層の厚さが常にゲート電極下側 の空乏層厚より小さくなり、このため上記表面空乏層に 10 より活性層厚が律速されることはなくなり、最大ドレイ ン電流IDmaxを向上させてRF出力の増大を図ると とができる効果がある。

【0117】との発明(請求項2)によれば、上記電界 効果トランジスタにおいて、上記表面導体層をその一部 がドレイン電極に接触した構造としたので、表面導体層 にはドレイン電圧がそのまま印加されることとなり、上 記表面導体層にドレイン電極と同一電位の電圧を印加す る配線やコンタクトホールが不要となる効果がある。

【0118】この発明(請求項3)によれば、請求項2 の電界効果トランジスタにおいて、上記半導体活性層 を、ゲート電極が配置されるリセスを有する構造とした ので、チャネル厚の最小値はリセス直下の領域でのチャ ネル厚さにより決まり、しかも半導体活性層の、リセス 底面ドレイン側に露出する部分が狭い領域に限られると ととなり、表面空乏層によるドレイン電流の低下を抑制 することができる効果がある。

【0119】この発明(請求項4)によれば、請求項3 の電界効果トランジスタにおいて、上記表面導体層を、 その一部が上記リセス側面を経てリセス底面上に延在し た構造としたので、半導体活性層のリセス下の領域で の、表面空乏層によるチャネル厚の低減を回避すること ができ、さらにドレイン電流を大きく向上させることが できる効果がある。

【0120】との発明(請求項5)によれば、請求項2 記載の電界効果トランジスタにおいて、上記表面導体層 を、上記半導体活性層との界面にショットキー接合が形 成される構成としたので、上記表面導体層の材料として ゲート電極と同一のものを用いることができる効果があ る。

【0121】 との発明 (請求項6,7) によれば、請求 項2記載の電界効果トランジスタにおいて、上記表面導 体層を、導電型が上記半導体活性層と逆である半導体層 から構成したので、この半導体層の濃度を制御すること により、半導体活性層との間でのエネルギー障壁をコン トロールできる効果がある。

【0122】との発明(請求項6,8)によれば、請求 項2記載の電界効果トランジスタにおいて、上記表面導 体層を、上記半導体活性層との界面にヘテロ接合が形成 される構成としたので、上記半導体活性層表面の、ゲー 50 ランジスタの製造方法によれば、上記と同様に耐エッチ

ト電極とドレイン電極との間の領域には、2次元電子ガ ス層が形成され、空乏層が形成されることはなく、この 領域でのチャネル厚を、この領域上にショットキー接合 やPN接合を形成した場合に比べて実質的に厚くでき

【0123】との発明(請求項9)によれば、請求項6 記載の電界効果トランジスタにおいて、上記表面導体層 を構成する半導体層を、その一部がドレイン電極と半導 体活性層との間に延在する構造とし、上記ドレイン電極 と半導体活性層との間に、該半導体活性層と同一導電型 の半導体コンタクト層を設けたので、表面導体層の形成 を半導体層のパターニングにより簡単に形成可能である 効果がある。

【0124】 この発明(請求項10)に係る電界効果ト ランジスタによれば、半導体活性層の一主面の、ゲート 電極とドレイン電極との間の領域、及びゲート電極とソ ース電極との間の領域に、それぞれ上記半導体活性層と の接触面にヘテロ接合障壁を形成するドレイン側、及び ソース側表面導体層を、該ゲート電極と接触しないよう 配置したので、半導体活性層の、ゲート電極のソース側 及びドレイン側に位置する領域での表面空乏層はなくな り、ソース側の寄生抵抗を著しく低減することができ、 とれによりドレイン電流の増大による高出力化だけでな く、FETの高利得化、高効率化を図ることができる効 果がある。

【0125】との発明(請求項11)に係る電界効果ト ランジスタによれば、半導体活性層の一主面の、ゲート 電極の両側に、バンドギャップエネルギーが該半導体活 性層より大きい表面半導体層を、ゲート電極に接触しな いよう配置するとともに、該各表面半導体層上に、上記 活性層と同一導電型の半導体コンタクト層を配置し、該 各半導体コンタクト層上にソース電極及びドレイン電極 を配置したので、上記請求項10に係る発明と同様、高 出力化だけでなく、FETの高利得化、高効率化を図る ことができる効果がある。

【0126】この発明(請求項12)に係る電界効果ト

ランジスタの製造方法によれば、基板表面の半導体活性 層上に、ソース電極及びドレイン電極間の中央部分から ドレイン電極に跨がるショットキー表面電極を形成し、 40 その後上記中央部分に、ショットキー表面電極の一端部 を含む開口部を有する耐エッチング膜を形成し、これを マスクとして、上記ショットキー表面電極を、上記開口 内に露出する部分から該開口周縁部の下側に位置する部 分までエッチングし、さらに上記耐エッチング膜を用い たゲート金属の蒸着リフトオフにより、ショットキーゲ ート電極を形成するので、上記ゲート電極と非接触のシ ョットキー表面電極をドレイン側に有する構造のFET を簡単に製造することができる効果がある。

【0127】この発明(請求項13)に係る電界効果ト

ング膜を形成した後、ショットキー表面電極のエッチングを行い、その後上記耐エッチング膜及びショットキー表面電極をマスクとして、半導体活性層をエッチングしてリセスを形成し、その後上記耐エッチング膜をマスクとする蒸着リフトによりゲート電極を形成するようにしたので、ゲート電極が半導体活性層のリセス内に配置され、リセスとドレイン電極との間にショットキー金属表面層を有する構造のFETを簡単に製造することができる効果がある。

【0128】この発明(請求項14)に係る電界効果トランジスタの製造方法によれば、基板表面の第1導電型の半導体活性層上に第2導電型の半導体層を形成し、該半導体層のドレイン電極を配置すべき領域に第1導電型不純物の注入により高濃度コンタクト層を形成し、そのパターニングによりゲート電極からドレイン電極に跨がる部分を残し、残った第2導電型半導体層上に、ドレイン電極を上記コンタクト層と接触させて配置したので、ゲート電極とドレイン電極との間の半導体活性層表面上にゲート電極と非接触の半導体層を有し、ドレイン電極と半導体活性層との間にコンタクト層を有する構造のFETを製造することができる効果がある。

【0129】この発明(請求項15)に係る電界効果ト ランジスタの製造方法によれば、基板表面の第1導電型 の半導体活性層上にこれよりパンドギャップエネルギー の大きい第1導電型の第1半導体層、及びこれよりバン ドギャップエネルギーが小さくかつ濃度が高い第1導電 型の第2半導体層を形成した後、第2半導体層上にソー ス電極及びドレイン電極を形成し、その後ソース電極及 びドレイン電極間のゲート電極が配置されるべき部分に 耐エッチング膜開口を有する耐エッチング膜を形成し、 これをマスクとして、上記第1半導体層に対するエッチ ングレートが第2半導体層に対するエッチングレートよ り遅いエッチング処理を施して、上記第2半導体層に上 記耐エッチング膜開口より広い第2半導体層開口を形成 し、続いて上記耐エッチング膜をマスクとして、上記第 2半導体層に対するエッチングレートが第1半導体層に 対するエッチングレートより遅いドライエッチング処理 を施して、上記第1半導体層に、上記耐エッチング膜開 口より広くかつ第2半導体層開口より小さい第1半導体 層開口を形成し、最後にゲート金属の蒸着リフトオフに 40 より、上記第1及び第2半導体層と非接触のショットキ ーゲート電極を上記第1半導体層開口内に形成するの で、半導体活性層との界面にヘテロ接合が形成される半 導体層を、ゲート電極両側の活性層表面に有する構造の FETを簡単に製造することができる効果がある。

【図面の簡単な説明】

【図1】 本発明の第1の実施例による電界効果トランジスタを説明するための図であり、図1(a) はその断面図、図1(b) はそのチャネル部の構造を示す拡大図である。

【図2】 上記第1の実施例の電界効果トランジスタの製造方法を説明するための図であり、図2(a)~図2(f)は上記製造方法の主要工程における断面構造を示す図である。

【図3】 本発明の第2の実施例による電界効果トランジスタの構造を示す断面図である。

【図4】 上記第2の実施例の電界効果トランジスタの製造方法を説明するための図であり、図4(a) ~図4(e) は上記製造方法の各工程における断面構造を示す図 である。

【図5】 本発明の第3の実施例による電界効果トランジスタの構造を示す断面図である。

【図6】 上記第3実施例の電界効果トランジスタの製造方法を説明するための図であり、図6(a) ~図6(g) は上記製造方法の主要工程における断面構造を示す図である。

【図7】 本発明の第4の実施例による電界効果トランジスタの構造を示す断面図である。

【図8】 上記第4実施例の電界効果トランジスタの製20 造方法を説明するための図であり、図8(a) ~図8(g) は上記製造方法の主要工程における断面構造を示す図である。

【図9】 本発明の第5の実施例による電界効果トランジスタの構造を示す断面図である。

【図10】 本発明の第6の実施例による電界効果トランジスタの構造を示す断面図である。

【図11】 本発明の第7の実施例による電界効果トランジスタの構造を説明するための図であり、図11(a) はその断面構造を示す図、図11(b) は上記トランジス タを構成する半導体層のバンド構造を示す図である。

【図12】 本発明の第8の実施例による電界効果トランジスタの構造を示す断面図である。

【図13】 本発明の第9の実施例による電界効果トランジスタの構造を示す断面図である。

【図14】 本発明の第10の実施例による電界効果トランジスタの構造を説明するための図である。

【図15】 上記第10の実施例の電界効果トランジスタの製造方法を説明するための図であり、図15(a) ~図15(g) は上記製造方法の主要工程における断面構造を示す図である。

【図16】 本発明の第11の実施例による電界効果トランジスタの構造を説明するための図である。

【図17】 本発明の第12の実施例による電界効果トランジスタの構造を説明するための図である。

【図18】 本発明の第13の実施例による電界効果トランジスタの構造を説明するための図である。

【図19】 上記第13の実施例の電界効果トランジスタの製造方法を説明するための図であり、図19(a) ~ 図19(e) は上記製造方法の主要工程における断面構造50 を示す図である。

【図20】 従来のプレーナ構造の電界効果トランジスタを説明するための図であり、図20(a) はその断面構造を示す図、図20(b) はそのチャネル領域を拡大して示す断面図である。

【図21】 従来のリセス構造の電界効果トランジスタ を説明するための断面図である。


【符号の説明】

1 半絶縁性GaAs基板、2 ノンドープGaAsバッファ層、3 n型GaAs活性層、3a1 ドレイン側n・型GaAsコンタクト層、3a2- ソース側n・型GaAsコンタクト層、4 ソース電極、5 ドレイン電極、6 ショットキーゲート電極、13 ゲートリセス、13a リセス底面、13b リセス側面、101~113 MESFET、124 n型半導体層、1*

*41,311,331 第1のフォトレジスト膜、142,312,332 第2のフォトレジスト膜、143 第3のフォトレジスト膜、142a,143a,312a,331a レジスト開口、211~213 ショットキー表面電極、224a,225a,226a p型GaAs表面層、224b n・型コンタクト層、227a,230 n型A1GaAs層、227b n・型A1GaAs表面層、230a1,231a1,232a1,233a1 ドレイン側n・型A1GaAs表面層、230a2,233a2 ソース側n・型A1GaAs表面層、230b n・型A1GaAsコンタクト層。

28

【図1】



1:半絶縁性GaAs基板 2:ノンドープバッファ層

3:n型活性層

4:ソース電極 5:ドレイン電極


(b)

6:ショットキゲート電<mark>径</mark> 101:MESFET

211:ショットキー表面電極

A: 空乏層


[図3]



13:ゲートリセス 13a:リセス底面 13b:リセス側面

102: MESFET 212: ショットキー表面電標


【図5】



103:MESFET 213:ショットキー表面電極


108: MESFET 226a: P型GaAs表面層

【図2】





(d)


【図6】




【図8】










【図11】





107:MESFET 227a:n型AlGaAs表面層 227b:n*型AlGaAsコンタクト層







【図14】

110:MESFET 230a1:ドレイン側n⁺型AlGaAs表面層 230a2:ソース側n⁺AlGaAs表面層 230b:n 型AlGaAsコンタクト層

【図15】





【図16】

111


111:MESFET 231a1:ドレイン側n型AlGaAs表面層 231a2:ソース側n型AlGaAs表面層

230b n-GaAs non doped-GaAs 半絶縁性 GaAs-sub <u> 112</u>


【図17】

112:MESFET 232a1:ドレイン側n型AlGaAs表面層 232a2:ソース側n型AlGaAs表面層

【図21】





【図18】




3a1:ドレイン側が型GaAsコンタクト層 3a2:ソース側が型GaAsコンタクト層 113:MESFET 233a1:ドレイン側n型AlGaAs表面層 233a2:ソース側n型AlGaAs表面層


[図19]





[図20]





フロントページの続き

技術表示箇所 (51)Int.Cl.⁶ 識別記号 庁内整理番号 FΙ

H01L 29/417

HO1L 29/50

F 9171 - 4M 29/80